ການອອກແບບວົງຈອນປະສົມປະສານ photonic

ການອອກແບບຂອງຮູບຖ່າຍວົງຈອນລວມ

ວົງຈອນປະສົມປະສານ photonic(PIC) ມັກຈະຖືກອອກແບບໂດຍການຊ່ວຍເຫຼືອຂອງ script ຄະນິດສາດເນື່ອງຈາກຄວາມສໍາຄັນຂອງຄວາມຍາວຂອງເສັ້ນທາງໃນ interferometers ຫຼືຄໍາຮ້ອງສະຫມັກອື່ນໆທີ່ມີຄວາມອ່ອນໄຫວຕໍ່ກັບຄວາມຍາວຂອງເສັ້ນທາງ.PICຖືກຜະລິດໂດຍການຕົບແຕ່ງຫຼາຍຊັ້ນ (ໂດຍປົກກະຕິ 10 ຫາ 30) ເທິງ wafer, ເຊິ່ງປະກອບດ້ວຍຫຼາຍຮູບສີ່ຫລ່ຽມ, ມັກຈະສະແດງໃນຮູບແບບ GDSII. ກ່ອນທີ່ຈະສົ່ງໄຟລ໌ໄປຫາຜູ້ຜະລິດ photomask, ມັນເປັນຄວາມປາຖະຫນາຢ່າງແຂງແຮງທີ່ຈະສາມາດຈໍາລອງ PIC ເພື່ອກວດສອບຄວາມຖືກຕ້ອງຂອງການອອກແບບ. ການຈໍາລອງໄດ້ຖືກແບ່ງອອກເປັນຫຼາຍລະດັບ: ລະດັບຕ່ໍາສຸດແມ່ນການຈໍາລອງແມ່ເຫຼັກໄຟຟ້າ (EM) ສາມມິຕິ, ບ່ອນທີ່ການຈໍາລອງໄດ້ຖືກປະຕິບັດຢູ່ໃນລະດັບຄື້ນຟອງຍ່ອຍ, ເຖິງແມ່ນວ່າປະຕິສໍາພັນລະຫວ່າງປະລໍາມະນູໃນວັດສະດຸໄດ້ຖືກປະຕິບັດໃນລະດັບ macroscopic. ວິທີການທົ່ວໄປປະກອບມີສາມມິຕິລະດັບ Time-domain (3D FDTD) ແລະການຂະຫຍາຍ eigenmode (EME). ວິທີການເຫຼົ່ານີ້ແມ່ນຖືກຕ້ອງທີ່ສຸດ, ແຕ່ໃຊ້ບໍ່ໄດ້ຜົນສໍາລັບການຈໍາລອງ PIC ທັງຫມົດ. ລະດັບຕໍ່ໄປແມ່ນການຈໍາລອງ EM 2.5-dimensional, ເຊັ່ນ: ການຂະຫຍາຍພັນ beam finite-difference (FD-BPM). ວິທີການເຫຼົ່ານີ້ແມ່ນໄວກວ່າຫຼາຍ, ແຕ່ເສຍສະລະຄວາມຖືກຕ້ອງບາງຢ່າງແລະສາມາດຈັດການກັບການຂະຫຍາຍພັນຂອງ paraxial ເທົ່ານັ້ນແລະບໍ່ສາມາດນໍາໃຊ້ເພື່ອຈໍາລອງ resonators, ສໍາລັບການຍົກຕົວຢ່າງ. ລະດັບຕໍ່ໄປແມ່ນການຈໍາລອງ 2D EM, ເຊັ່ນ: 2D FDTD ແລະ 2D BPM. ເຫຼົ່ານີ້ຍັງໄວກວ່າ, ແຕ່ມີຫນ້າທີ່ຈໍາກັດ, ເຊັ່ນວ່າພວກມັນບໍ່ສາມາດຈໍາລອງເຄື່ອງຫມູນວຽນຂົ້ວໂລກໄດ້. ລະດັບເພີ່ມເຕີມແມ່ນການສົ່ງຕໍ່ ແລະ/ຫຼືການຈໍາລອງມາຕຣິກເບື້ອງກະແຈກກະຈາຍ. ແຕ່ລະອົງປະກອບທີ່ສໍາຄັນຖືກຫຼຸດລົງເປັນອົງປະກອບທີ່ມີ input ແລະ output, ແລະ waveguide ທີ່ເຊື່ອມຕໍ່ໄດ້ຖືກຫຼຸດລົງເປັນໄລຍະການປ່ຽນແລະອົງປະກອບ attenuation. ການຈຳລອງເຫຼົ່ານີ້ແມ່ນໄວທີ່ສຸດ. ສັນ​ຍານ​ຜົນ​ໄດ້​ຮັບ​ແມ່ນ​ໄດ້​ຮັບ​ໂດຍ​ການ​ຄູນ​ມາ​ຕຣິກ​ເບື້ອງ​ການ​ສົ່ງ​ໂດຍ​ສັນ​ຍານ​ເຂົ້າ​. ມາຕຣິກເບື້ອງກະແຈກກະຈາຍ (ອົງປະກອບຂອງພວກມັນເອີ້ນວ່າ S-parameters) ຄູນສັນຍານຂາເຂົ້າແລະຂາອອກໃນດ້ານຫນຶ່ງເພື່ອຊອກຫາສັນຍານຂາເຂົ້າແລະອອກໃນອີກດ້ານຫນຶ່ງຂອງອົງປະກອບ. ໂດຍພື້ນຖານແລ້ວ, matrix ກະແຈກກະຈາຍປະກອບດ້ວຍການສະທ້ອນພາຍໃນອົງປະກອບ. ປົກກະຕິແລ້ວ matrix ກະແຈກກະຈາຍແມ່ນໃຫຍ່ກວ່າສອງເທົ່າຂອງ matrix ການສົ່ງຕໍ່ໃນແຕ່ລະມິຕິ. ສະຫຼຸບແລ້ວ, ຈາກ 3D EM ໄປສູ່ການຈໍາລອງມາຕຣິກເບື້ອງການສົ່ງ/ການກະແຈກກະຈາຍ, ແຕ່ລະຊັ້ນຂອງການຈໍາລອງສະແດງໃຫ້ເຫັນການແລກປ່ຽນລະຫວ່າງຄວາມໄວແລະຄວາມແມ່ນຍໍາ, ແລະຜູ້ອອກແບບເລືອກລະດັບທີ່ເຫມາະສົມສໍາລັບຄວາມຕ້ອງການສະເພາະຂອງພວກເຂົາເພື່ອເພີ່ມປະສິດທິພາບຂະບວນການກວດສອບການອອກແບບ.

ຢ່າງໃດກໍ່ຕາມ, ການອີງໃສ່ການຈໍາລອງແມ່ເຫຼັກໄຟຟ້າຂອງບາງອົງປະກອບແລະການນໍາໃຊ້ການກະແຈກກະຈາຍ / ການໂອນ matrix ເພື່ອຈໍາລອງ PIC ທັງຫມົດບໍ່ໄດ້ຮັບປະກັນການອອກແບບທີ່ຖືກຕ້ອງຢ່າງສົມບູນຢູ່ທາງຫນ້າຂອງແຜ່ນໄຫຼ. ຕົວຢ່າງເຊັ່ນ, ຄວາມຍາວຂອງເສັ້ນທາງທີ່ຄິດໄລ່ຜິດ, multimode waveguides ທີ່ບໍ່ສາມາດສະກັດກັ້ນຮູບແບບການສັ່ງສູງໄດ້ຢ່າງມີປະສິດທິພາບ, ຫຼື waveguides ສອງອັນທີ່ຢູ່ໃກ້ກັນເກີນໄປທີ່ນໍາໄປສູ່ບັນຫາການເຊື່ອມຕໍ່ທີ່ບໍ່ຄາດຄິດມີແນວໂນ້ມທີ່ຈະບໍ່ສາມາດກວດພົບໄດ້ໃນລະຫວ່າງການຈໍາລອງ. ດັ່ງນັ້ນ, ເຖິງແມ່ນວ່າເຄື່ອງມືຈໍາລອງແບບພິເສດຈະສະຫນອງຄວາມສາມາດໃນການກວດສອບການອອກແບບທີ່ມີປະສິດທິພາບ, ມັນຍັງຮຽກຮ້ອງໃຫ້ມີຄວາມລະມັດລະວັງສູງແລະການກວດກາຢ່າງລະມັດລະວັງໂດຍຜູ້ອອກແບບ, ສົມທົບກັບປະສົບການປະຕິບັດແລະຄວາມຮູ້ດ້ານວິຊາການ, ເພື່ອຮັບປະກັນຄວາມຖືກຕ້ອງແລະຄວາມຫນ້າເຊື່ອຖືຂອງການອອກແບບແລະຫຼຸດຜ່ອນຄວາມສ່ຽງຂອງການອອກແບບ. ແຜ່ນໄຫຼ.

ເຕັກນິກທີ່ເອີ້ນວ່າ FDTD sparse ອະນຸຍາດໃຫ້ການຈໍາລອງ 3D ແລະ 2D FDTD ດໍາເນີນການໂດຍກົງໃນການອອກແບບ PIC ທີ່ສົມບູນແບບເພື່ອກວດສອບການອອກແບບ. ເຖິງແມ່ນວ່າມັນເປັນການຍາກສໍາລັບເຄື່ອງມືຈໍາລອງແມ່ເຫຼັກໄຟຟ້າເພື່ອຈໍາລອງ PIC ຂະຫນາດໃຫຍ່ຫຼາຍ, FDTD sparse ສາມາດຈໍາລອງພື້ນທີ່ທ້ອງຖິ່ນຂະຫນາດໃຫຍ່ພໍສົມຄວນ. ໃນ 3D FDTD ແບບດັ້ງເດີມ, ການຈໍາລອງເລີ່ມຕົ້ນໂດຍການເລີ່ມຕົ້ນຫົກອົງປະກອບຂອງພາກສະຫນາມແມ່ເຫຼັກໄຟຟ້າພາຍໃນປະລິມານສະເພາະ. ເມື່ອເວລາກ້າວຫນ້າ, ອົງປະກອບພາກສະຫນາມໃຫມ່ໃນປະລິມານໄດ້ຖືກຄິດໄລ່, ແລະອື່ນໆ. ແຕ່ລະຂັ້ນຕອນຮຽກຮ້ອງໃຫ້ມີການຄິດໄລ່ຫຼາຍ, ສະນັ້ນມັນໃຊ້ເວລາດົນ. ໃນ sparse 3D FDTD, ແທນທີ່ຈະຄິດໄລ່ໃນແຕ່ລະຂັ້ນຕອນໃນແຕ່ລະຈຸດຂອງປະລິມານ, ບັນຊີລາຍຊື່ຂອງອົງປະກອບພາກສະຫນາມໄດ້ຖືກຮັກສາໄວ້ທີ່ທາງທິດສະດີສາມາດກົງກັນກັບປະລິມານຂະຫນາດໃຫຍ່ arbitrarily ແລະຖືກຄິດໄລ່ພຽງແຕ່ສໍາລັບອົງປະກອບເຫຼົ່ານັ້ນ. ໃນແຕ່ລະຂັ້ນຕອນ, ຈຸດທີ່ຢູ່ໃກ້ຄຽງກັບອົງປະກອບພາກສະຫນາມຈະຖືກເພີ່ມ, ໃນຂະນະທີ່ອົງປະກອບພາກສະຫນາມຕ່ໍາກວ່າລະດັບພະລັງງານທີ່ແນ່ນອນແມ່ນຫຼຸດລົງ. ສໍາ​ລັບ​ໂຄງ​ສ້າງ​ບາງ​ຢ່າງ​, ການ​ຄິດ​ໄລ່​ນີ້​ສາ​ມາດ​ເປັນ​ຄໍາ​ສັ່ງ​ຫຼາຍ​ຂະ​ຫນາດ​ໄວ​ກ​່​ວາ 3D FDTD ແບບ​ດັ້ງ​ເດີມ​. ຢ່າງໃດກໍຕາມ, FDTDS sparse ບໍ່ປະຕິບັດໄດ້ດີໃນເວລາທີ່ຈັດການກັບໂຄງສ້າງການກະແຈກກະຈາຍເນື່ອງຈາກວ່າພາກສະຫນາມທີ່ໃຊ້ເວລານີ້ແຜ່ຂະຫຍາຍຫຼາຍເກີນໄປ, ສົ່ງຜົນໃຫ້ບັນຊີລາຍຊື່ຍາວເກີນໄປແລະມີຄວາມຫຍຸ້ງຍາກໃນການຄຸ້ມຄອງ. ຮູບທີ 1 ສະແດງພາບຫນ້າຈໍຕົວຢ່າງຂອງການຈໍາລອງ 3D FDTD ທີ່ຄ້າຍຄືກັນກັບຕົວແຍກ beam polarization (PBS).

ຮູບທີ 1: ຜົນການຈຳລອງຈາກ 3D sparse FDTD. (A) ແມ່ນມຸມເບິ່ງດ້ານເທິງຂອງໂຄງສ້າງທີ່ຖືກຈໍາລອງ, ເຊິ່ງເປັນຕົວເຊື່ອມຕໍ່ທິດທາງ. (B) ສະ​ແດງ​ໃຫ້​ເຫັນ​ຮູບ​ພາບ​ຫນ້າ​ຈໍ​ຂອງ​ການ​ຈໍາ​ລອງ​ການ​ນໍາ​ໃຊ້ quasi-TE excitation. ສອງແຜນວາດຂ້າງເທິງສະແດງໃຫ້ເຫັນມຸມເບິ່ງດ້ານເທິງຂອງສັນຍານ quasi-TE ແລະ quasi-TM, ແລະສອງແຜນວາດຂ້າງລຸ່ມນີ້ສະແດງໃຫ້ເຫັນມຸມເບິ່ງຂ້າມສ່ວນທີ່ສອດຄ້ອງກັນ. (C) ສະແດງພາບໜ້າຈໍຂອງການຈຳລອງໂດຍໃຊ້ quasi-TM excitation.